En la microelectrónica moderna, las pequeñas variaciones de fabricación suelen considerarse un problema; sin embargo, investigadores han demostrado que esas mismas irregularidades pueden ser una fuente de seguridad. La nueva técnica aprovecha las variaciones aleatorias en procesos CMOS para generar huellas físicas únicas, conocidas en la industria como funciones físicas no clonables o PUF. La diferencia clave de este enfoque es que, en lugar de crear una huella por dispositivo, el proceso fabrica pares de chips con identificadores correlacionados que permiten la autenticación directa entre ellos sin almacenar secretos fuera del silicio.
El método se integra en el flujo de fabricación estándar y utiliza mecanismos físicos controlados —como la alteración irreversible de óxidos de puerta mediante estrés inducido— para producir estados correlacionados en transistores adyacentes de dos chips vecinos en el oblea. Tras el corte de la oblea, cada chip conserva su porción de la huella compartida, formando así un binomio seguro que puede reconocerse mutuamente con alta fiabilidad.
Principios técnicos y origen del concepto
En el corazón de la técnica está el aprovechamiento de la variabilidad intrínseca del proceso CMOS. Tradicionalmente, esa variabilidad genera diferencias microscópicas en parámetros eléctricos, pero aquí se convierte en la base de una identidad física. Mediante la aplicación controlada de voltajes y la exposición a luz de bajo costo (por ejemplo, usando LEDs), los investigadores inducen la ruptura del óxido de puerta en ubicaciones específicas para obtener estados permanentes en transistores seleccionados.
Lo novedoso es que el procedimiento se realiza de forma conjunta sobre transistores contiguos en la oblea: la manipulación provoca una señal aleatoria que, por diseño, queda correlacionada entre dos piezas que serán separadas posteriormente. De este modo, cada par comparte una PUF gemela que no necesita comparación con una base de datos externa para validar identidad.
Ventajas para sistemas empotrados y aplicaciones sensibles
Esta estrategia aporta varias mejoras prácticas frente a las arquitecturas convencionales de seguridad.
Al mantener las claves dentro del silicio y nunca exportarlas, se reduce la superficie de ataque asociada a servidores de administración de claves y memorias externas. Además, al evitar protocolos complejos de intercambio de claves, se disminuye el consumo energético y la latencia, un beneficio crítico en sistemas con restricciones de potencia como sensores médicos implantables o dispositivos vestibles.
Casos de uso relevantes
Un ejemplo ilustrativo es la comunicación segura entre un parche biomonitor y un sensor ingerible diseñado para diagnóstico gastrointestinal: ambos pueden autenticarse mutuamente usando la PUF gemela sin depender de redes ni servicios en la nube. Otro caso aplicable son sistemas logísticos compactos o módulos IoT en entornos hostiles donde la infraestructura de gestión de claves no es práctica.
Fiabilidad, escalabilidad y limitaciones
En prototipos, las parejas de chips alcanzaron tasas de concordancia superiores al 98 %, cifra que indica una alta robustez frente a rechazos falsos. El proceso usa equipo y pasos compatibles con fundiciones CMOS comerciales, aprovechando la simplicidad de LEDs para inducir el efecto deseado, lo que sugiere un camino hacia la producción a gran escala con inversión moderada.
No obstante, existen retos por delante: la fiabilidad bajo variaciones ambientales extremas, la resistencia frente a ataques físicos o de aprendizaje automático, y la gestión de tolerancias en líneas de producción heterogéneas. Los investigadores apuntan a explorar comportamientos analógicos más complejos a nivel de transistor para profundizar la singularidad y la inmunidad frente a replicación digital.
Implicaciones para la seguridad del hardware
Al situar la confianza en la estructura física del silicio, la técnica contribuye a una capa de seguridad difícil de emular por medios tradicionales. Esto puede complementar iniciativas en computación confidencial y procesadores seguros, ofreciendo un mecanismo adicional para proteger datos en uso y reducir la dependencia en infraestructuras externas de gestión de claves.
En síntesis, la fabricación de huellas gemelas en chips abre un nuevo enfoque para la autenticación directa entre dispositivos: integra la clave en el propio hardware, reduce necesidades de comunicación y promete una adopción práctica gracias a su compatibilidad con procesos CMOS existentes. El avance sugiere un cambio de paradigma donde la irreproducibilidad física deja de ser un defecto y pasa a ser la base de la confianza tecnológica.
