«`html
Investigadores de NYU Tandon han dado un gran paso adelante en el mundo de la tecnología con la creación de VeriGen, un innovador modelo de inteligencia artificial que se especializa en generar código Verilog. Este lenguaje es fundamental para definir cómo funcionan los circuitos en los chips. El impacto de este avance ha sido tan significativo que ha recibido el premio al Mejor Artículo de 2024 por ACM Transactions on Design Automation of Electronic Systems, destacando su papel crucial en la automatización de lenguajes de descripción de hardware que, hasta ahora, requerían un conocimiento técnico muy profundo. ¿Te imaginas lo que esto puede significar para el futuro del diseño de hardware?
Desafíos en la generación de código Verilog
El profesor Siddharth Garg, autor principal del estudio, subraya que los modelos de IA de propósito general no logran buenos resultados al generar código Verilog, y la razón es clara: hay escasez de datos disponibles en la web. “Los modelos funcionan adecuadamente con lenguajes bien representados en plataformas como GitHub, como C y Python, pero su desempeño es muy inferior con lenguajes menos comunes como Verilog”, explica Garg, quien también forma parte del Departamento de Ingeniería Eléctrica y de Computación en NYU Tandon. ¿No es curioso cómo la disponibilidad de datos puede marcar la diferencia en el rendimiento de la IA?
Para superar este obstáculo, el equipo de investigación, compuesto por estudiantes de doctorado, investigadores postdoctorales y profesores, se propuso crear la base de datos de entrenamiento de IA más grande jamás ensamblada para código Verilog. Reunieron alrededor de 50,000 archivos de Verilog de repositorios públicos en GitHub y extrajeron contenido de 70 manuales de Verilog. Este arduo proceso de recopilación incluyó un cuidadoso filtrado y eliminación de duplicados, asegurando así la calidad de su corpus de entrenamiento.
Entrenamiento y resultados del modelo
Para su modelo más potente, el equipo ajustó el modelo de lenguaje CodeGen-16B de Salesforce, que cuenta con 16 mil millones de parámetros y había sido preentrenado en código de programación y lenguaje natural. La demanda computacional fue impresionante; se necesitaron tres GPU NVIDIA A100 trabajando en paralelo, utilizando 30 GB de memoria solo para los parámetros del modelo y un total de aproximadamente 250 GB de memoria de GPU para todo el proceso de entrenamiento. ¿Te imaginas la cantidad de recursos necesarios para llevar a cabo este proyecto?
Los resultados fueron sorprendentes. El modelo ajustado superó a modelos comerciales de última generación, siendo significativamente más pequeño y completamente de código abierto. En sus evaluaciones, el modelo CodeGen-16B ajustado alcanzó una tasa del 41.9% de código funcionalmente correcto, en comparación con el 35.4% del modelo comercial code-davinci-002. Esto resalta la ventaja clara del entrenamiento específico en el dominio. ¡Una verdadera revolución en el campo de la IA!
Impacto y futuro de VeriGen
Garg señala que “hemos demostrado que al ajustar un modelo para una tarea específica, se puede reducir drásticamente el tamaño del modelo”, lo que no solo mejora la precisión, sino también la eficiencia. Esta reducción de tamaño permite que el modelo funcione en laptops estándar, eliminando la necesidad de hardware especializado. ¿No es genial pensar que ahora más personas podrán acceder a esta tecnología?
El equipo evaluó las capacidades de VeriGen en diversas tareas de diseño de hardware, desde componentes digitales básicos hasta máquinas de estados finitos avanzadas. Aunque aún hay espacio para mejorar, especialmente en desafíos más complejos, VeriGen mostró avances notables en la generación de código sintácticamente correcto en comparación con modelos de propósito general.
Este trabajo ha sido ampliamente reconocido en el campo. Investigaciones posteriores de NVIDIA en 2025 identifican a VeriGen como uno de los primeros y más destacados puntos de referencia para la generación de Verilog basada en modelos de lenguaje, estableciendo así las bases para rápidos avances en el diseño de hardware asistido por IA.
El carácter de código abierto del proyecto ha despertado un gran interés en la comunidad. Aunque VeriGen fue el primer modelo presentado en el artículo de ACM, el equipo ha desarrollado una familia mejorada de modelos llamada CL Verilog, que presentan un rendimiento aún superior. Estos nuevos modelos ya están siendo evaluados por empresas de hardware como Qualcomm y NXP para explorar aplicaciones comerciales potenciales.
Este avance se suma a otros esfuerzos de NYU Tandon en la democratización del diseño de hardware, como el proyecto Chip Chat, que creó el primer microchip funcional diseñado a través de conversaciones en lenguaje natural con GPT-4, y Chips4All, que capacita a estudiantes de diversas disciplinas en el diseño de chips. El esfuerzo por hacer accesible el diseño de hardware se complementa con el proyecto BASICS, que enseña diseño de chips a profesionales no STEM. ¿Quién diría que el futuro del diseño de hardware podría estar al alcance de tantos?
«`
